版权所有，倒卖必究，面试笔试辅导热线 V：Charis_3385

华为 2026 届校招数字芯片（新题库）
第 2 套

友情提醒：参考答案仅供参考，可自行仔细排查！如不在版权方团队购买者，拒绝一切更新及解答服务！！！

单选题

1、verilog 语法中，能对无符号数转化为有符号数的是（）

A. #sign

B. $signed

C. $sign

D. #signed

参考答案：B

2、以下关于 CMOS 电平与 TTL 电平互连驱动描述正确的是（）

A. 在同样 5V 电源电压情况下，TTL 电路可以直接驱动 CMOS 电路

B. TTL 电平一般过冲都会比较严重，一般会在源端串接小电阻

C. 在同样 5V 电源电压情况下，CMOS 电路驱动 TTL 电路时需要加上拉电阻

D. 在同样 5V 电源电压情况下，CMOS 电路可以直接驱动 TTL 电路

参考答案：D

解析：

关键总结

互连方向	是否需要额外电路?	原因
TTL → CMOS	通常需要上拉电阻	TTL 高电平（≥2.4V）可能低于 CMOS 要求（≥3.5V）。
CMOS → TTL	可直接驱动	CMOS 输出电平（0V/5V）和驱动能力均满足 TTL 输入需求。
TTL 过冲	源端串接小电阻（22Ω~100Ω）	抑制信号反射和过冲。

3、以下关于 DDR4 write leveling 功能说明错误的是（）

A. 通过配置 MR1 寄存器的 A7 位为 1 来进入 Write Leveling 模式，并通过将此位拉低为 0 来退出 Write Leveling 模式

B. 在 Write Leveling 过程中，由控制器驱动的 DQS 差分信号必须由 DRAM 上相应的 rank 来终结，同样的，DRAM 驱动的 DQ 信号也必须由控制器来终结

C. write leveling 用于补偿走线偏移时间来从而更好的满足 tDQSS、tDSS 与 tDSH 的要求

D. 协议规定 write leveling 是 DDR4 SDRAM 系统上的必备功能

参考答案：B

解析：控制器会驱动 DQS 信号，DRAM 端需要终结这个信号；

但是 DRAM 不会驱动 DQ 信号，DQ 信号在这个阶段处于高阻态，因此不需要控制

版权所有，倒卖必究，面试笔试辅导热线 V：Charis_3385

器来终结 DQ 信号；
该选项说"DRAM 驱动的 DQ 信号"是错误的描述。

4、如下哪个选项不是 verilog 的编译指令?
A. `finish
B. `include
C. `timescale
D. `ifndef
参考答案：A
解析：finish 是一个系统任务，用于在仿真中终止仿真。它通常用于测试环境中，当仿真到达某个条件时，调用 finish 来结束仿真。

5、关于 Verilog 语法，假设 d=3'b100; a=^d;描述错误的是（）
A. a=1'b1
B. ^对输入的数据的每一位进行运算，最后结果一定是 1 bit 的
C. ^d 没有两个操作数，运算错误
D. a=^d 可用于奇偶校验
参考答案：C
解析：^是单目运算符，用于对单个操作数的每一位进行异或运算。它不需要两个操作数，因此不会导致运算错误。

6、在 System Verilog 中，对 mailbox 描述正确的是（）
A. 以上都不对
B. try_get()方法从 mailbox 中获得一个消息，若 maibox 是空的，那么当前的进程阻塞直到一个消息被放置到 mailbox 中
C. new()函数返回 mailbox 句柄，如果不能产生 mailbox 则返回 null
D. peek()方法从一个 mailbox 中拷贝一个消息，并且将其从队列中删除
参考答案：C

7、一个 D 触发器，其数据 Tsu=2ns，Tcq=3ns，Thd=1ns，则此 D 触发器可能的最高工作频率为:(Tsu 为数据相对时钟的建立时间，Thd 为数据相对时钟的保持时间，Tcq 为输出相对时钟的延迟)
A. 333MHz
B. 250MHz
C. 200MHz
D. 500MHz
参考答案：C

8、FPGA 中的全局时钟网络具有（）
A. 高延迟和高扇出
B. 高延迟和低扇出
C. 低延迟和低扇出
D. 低延时和高扇出
参考答案：D

解析：FPGA 中的全局时钟网络资源，贯穿整个器件，为各个象限的各个资源类型（IO、LE/ALM、乘法器、M9K 等）提供服务。走全局时钟网络的信号具有低偏斜、低抖动以及高扇出的特点。适合使用全局时钟网络的控制信号：譬如使能信号、CLK、RST_N、内部逻辑产生的锁存信号等，即具有高扇出、低延时要求的信号。

9、运行下面 verilog-2001 代码，d 的输出结果是?

```
Module alu ();
reg signed [3:0] c;
reg signed [3:0] d;
initial begin
c=4'b1000;
d = c >>> 2;
end
$display("d=%x",d);
endmodule
```

A. d=2
B. d=4
C. d=e
D. d=8

参考答案：C

10、关于片上 SRAM，不正确的是（）

A. SRAM 属于易失性存储器件
B. 同时对 SRAM 同一地址进行读写，不能保证读出数据为当前写入的值。
C. 同样规格的存储单元，SRAM 颗粒面积小于寄存器
D. SRAM 初值一般为 x 态，不能确定

参考答案：C

解析：SRAM 的存储单元通常由 6 个晶体管（6T）构成，而寄存器（如 D 触发器）可能由更多晶体管组成，但“颗粒面积”表述模糊。实际上，SRAM 单元面积通常大于寄存器（寄存器更小且速度更快），但题目描述可能存在歧义。

11、如下 RISC-V 指令中为间接跳转指令是（）

A. JAL
B. BENE
C. BEQ
D. JALR

参考答案：D

解析：无条件跳转主要包括两条指令：JAL 和 JALR。JAL 指令是用 J-type 格式（JAL 是 RV32I 中唯一 J-type 的指令）。间接跳转指令 JALR 用 I-type 编码类型。指令格式为 JALR rd，offset(rs1)。所有的分支指令都是 B-type 编码格式，BEQ 相等时分支，BNE 不相等时分支，都属于有条件跳转。

12、以下不能用于表征 CPU 性能指标的是（）

A. FLOPS
B. MIPS
C. cache Line size
D, TLB miss ratio
参考答案：C
解析： **cache Line size** 是缓存结构的参数，是描述 CPU 缓存结构的参数，它表示缓存中每个缓存行的大小。不能直接用于表征 CPU 性能，而其他选项（FLOPS、MIPS、TLB miss ratio）都与性能直接或间接相关。

13、verilog 语法中，reg[3:0]a;reg[4:0]b;则表达式 a+b 的位宽是（）
A.5bit
B.6bit
C.4bit
D.32bit
参考答案：B
解析：涉及乘加运算，位宽扩展
a 是 4bit，b 是 5bit，求 a+b 的位宽=max(a,b)+1bit=5+1=6bit
a 是 4bit，b 是 5bit，求 a*b 的位宽=a+b bit=4+5=9bit

14、以下哪种方法可以有效降低动态功耗?（）
A.使用时钟门控
B.提高时钟频率
C.增加电源电压
D.增加逻辑门的延迟
参考答案：A

15、同步 FIFO 通常用于以下哪种场景?（）
A. 缓存数据，匹配上下游的速率差异
B. 实现不同时钟域之间的数据传递
C. 执行算术逻辑运算
D. 存储 CPU 的指令和数据
参考答案：A
解析：同步 FIFO 通常用于缓存数据，以匹配数据生产者和消费者之间的速率差异。例如，在数据流处理、网络通信和多媒体处理中，同步 FIFO 可以用来平滑数据流，确保数据不会因为生产者和消费者之间的速率不匹配而丢失或溢出。

16、电路综合中设计的端口 input delay 约束如下，则留给芯片内部的窗口是多少（）
“create_clock -name CLK-period 16 -wave {0 8} [get_ports clock]
set_input_delay -max 10 -clock CLK [get_ports DATA]
set_input_delay -min 5 -clock CLK [get_ports DATA]"
A.9
B.12

C.6
D.5
参考答案：C

17、常见的低功耗设计方法不包括（）
A. multi-cycle path
B. multi-Vt
C. Clock Gating
D. Power gating
参考答案：A

18、运行下面 verilog-2001 代码，a 的输出结果是?
```
Module alu ();
reg [4:0]a;
reg signed [3:0]b;
initial begin
b = -4'sd4;
a= b;
end
$display("a=%x",a);
endmodule
```
A. a=04
B. a=1c
C. a=0c
D. a=14
参考答案：B

19、在一个芯片验证平台上，通常在哪一个层次实现与 DUT 的连接?（）
A.功能层
B.场景层
C.信号层
D.命令层
参考答案：C

20、在跨电压域的电路中，以下描述正确的是（）
A.ISO(隔离单元)是必须的
B.level shifter(电平变换器)非必须的
C.无需考虑电源的上下电顺序
D.level shifter(电平变换器)是必须的
参考答案：D

21、在 verilog 中，A=4'b1010,B=4'b1011,那么 A~^B 的结果是（）
A.4'b1011
B. 4'b1110

C. 4'b1010
D. 4'b0001
参考答案：B

22、为数据位宽为 26bit 的数据增加 ECC 校验至少需要多少 bit（）
A. 8
B. 6
C. 5
D. 7
参考答案：C

23、不适合作为测试点的是（）
A. 遍历滤波系数取值范围 0-4294967295
B. 对包长小于 42bytes 的超短包作丢弃处理
C. 对 iP 版本号非法(!=4)的报文，丢弃
D. 对输入的数据帧进行 CRC 校验，若校验失败，将数据包丢弃
参考答案：A

24、以下不是 STA 的优点的是（）
A. 覆盖率可以达到 100%
B. 速度快，需要的资源少
C. 可以验证各种场景下功能的正确性
D. 不需要测试向量
参考答案：C
解析：STA 仅检查时序，不检查功能，功能的正确性依赖仿真或形式验证。

25、在 verilog 中，如下操作符按照优先级由低到高正确的是（）
A. %, <<, !=, &&
B. &&, !=, <<, %
C. <<, %, !=, &&
D. &&, <<, %, !=
参考答案：B

26、SVA 中，检验表达式的任何位是否是 X 或 Z 的系统函数是?（）
A. $onehot <expression>
B. $onehot0 <expression>
C. $countones <expression>
D. $isunknown <expression>
参考答案：D

27、verilog 语法中，以下真值表，表示哪种门电路（）

‖	0	1	x	Z

0	1	1	1	1
1	1	0	x	x
x	1	x	x	x
0	1	1	1	1

A. xor
B. nand
C. And
D. xnor
参考答案：B

28、以下哪种方法能够改善电路的 Hold 时序？（）
A. 降低电源电压
B. 增加数据路径的延迟
C. 提高时钟频率
D. 减少触发器的 setup 时间
参考答案：B

29、以下关于 system verilog 事件(event)的描述错误的是（）
A. 使用"@"操作符、wait(e.triggered)效果一致，可相互替换使用
B. 使用->操作符来触发事件
C. 事件的等待可以放到 while()中使用
D. 使用"@"操作符、wait(e.triggered)阻塞线程，等待事件发生
参考答案：A
解析：
@ 操作符用于敏感列表，通常用于过程块（如 always 块）中，表示对信号变化的敏感性。
wait(e.triggered) 是一个阻塞语句，用于等待事件的发生。

30、TCM 通常用于以下哪种场景？（）
A. 用于调试和跟踪程序的执行流程
B. 掉电数据不丢失，可用于长期存储
C. 实现高带宽的数据传输
D. 存储对实时性要求高的关键代码或数据
参考答案：D

多选题
31、SystemVerilog 中，关于 function 和 task 描述正确的有（）
A. function 和 task 能够互相调用
B. task 内可以包含有时序概念的逻辑
C. funtion 内可以包含有时序概念的逻辑

D. fucntion 有返回值，task 没有返回值
参考答案：BD

32、Compare point 是 Formality 的基本比较对象，Formality 会在以下哪些设计对象上创建 CP（）
A. 寄存器 D 端
B. 输出端口
C. BlackBox 的输入端口
D. 输入端口
参考答案：BD
解析：Formality 通常会在寄存器的输出端（Q 端）创建比较点，而不是 D 端

33、以下关于 DC(Design Compiler)和 DCG(DC Graphical)描述正确的是（）
A. DCG 合入了 physical library，读取物理约束，基于物理位置对 rtl 代码进行优化
B. 对于通常讲的 congestion(金属互联冲突)问题 DC 和 DCG 都可以做评估，差别在于 DCG 包含更多的物理信息，评估更准确。
C. DCG 综合和 DC 综合相比较，可以通过 floorplan 得到更加真实准确的时序信息，有利于芯片优化
D. DC 是纯逻辑综合，不含物理信息
参考答案：ABCD

34、某寄存器 setup 有时序违例，以下哪几种方法可用于改善时序（）
A. 使用延时更小的 cell
B. 寄存器前添加一级对数据路径的打拍
C. 替换驱动力更弱的 cell
D. 消除数据路径上的 noise
参考答案：AB

35、以下哪些是 formal 报告的内容:
A. Unmatched_points
B. aborted_points
C. unread_points
D. check_design_points
参考答案：AB
解析：checked_points，没有 design。

36、以下 uvm phase 属于 function 的有哪些?（）
A. connect_phase()
B. run_phase()
C. report_phase()
D. build_phase()
参考答案：ACD

37、数字芯片验证中，以下那种测试平台，常用于硅前验证?（）
A. FPGA
B. EDA
C. ATE 测试
D. EMU
参考答案：AD

38. 使用验证方法学的好处（）
A. 便于验证环境的维护
B. 便于验证环境集成、继承与重用
C. 可提高验证环境编码效率和质量
D. 便于预估工作量、排布验证计划
参考答案：ABCD

39、决定流水线的性能平均指标的因素包含（）
A. 吞吐率
B. 流水线的加速比
C. 流水线的效率
D. 流水线的装入时间
参考答案：ABC

40、以下哪些关键字可以修饰 system verilog 子程序的入参（）
A. inout
B. output
C. ref
D. input
参考答案：ABCD

V：Charis_3385 一个做题和卖题的工程师 面试和简历辅导